#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2003044031 A

(43) Date of publication of application: 14.02.03

(51) Int. CI

G09G 5/00 G09G 5/36 H04N 5/262

(21) Application number: 2001233515

(71) Applicant:

**MATSUSHITA ELECTRIC IND CO** 

LTD

(22) Date of filing: 01.08.01

(72) Inventor:

**MATSUI NAOMI** 


# (54) IMAGE DISPLAY DEVICE AND IMAGE DISPLAY METHOD

#### (57) Abstract:

PROBLEM TO BE SOLVED: To provide an image display device and an image display method capable of performing moving picture display by switching a image for every display or every two or more displays without burdening a microcomputer as an image display technique.

SOLUTION: A display image control part 100 increases or decreases or cyclically repeats a display code within a certain time by counting vertical synchronizing signals, to read display data corresponding to the display code from ROM 101, and to display an image on a CRT 101.

COPYRIGHT: (C)2003,JPO



# (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

9

(11)特許出願公開番号

特開2003-44031

(P2003-44031A) (43)公開日 平成15年2月14日(2003.2.14)

(51) Int. Cl. 7		識別記号	FΙ				テーマコート・	(参考)
G09G	5/00	530	G09G	5/00	530	T	5C023	
		550			550	В	5C082	
	5/36	510		5/36	510	M		
H04N	5/262		H04N	5/262				

審査請求 有 請求項の数6 OL (全18頁)

(21)出願番号 特願2001-233515(P2001-233515)

(22)出願日 平成13年8月1日(2001.8.1)

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 松井 尚巳

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100081813

弁理士 早瀬 憲一

Fターム(参考) 5C023 AA11 AA32 AA38 CA03 DA02

DA08 EA02

5C082 AA02 BA12 BB13 BB42 BB53

BC05 BD01 CB01 DA22 DA42


DA73 DA86 MM02 MM05 MM09

# (54) 【発明の名称】画像表示装置および画像表示方法

# (57)【要約】

【課題】 画像表示技術として、画像を画面毎あるいは 複数画面毎に切り替えることによる動画表示を、マイク ロコンピュータに負担をかけることなく実行できる画像 表示装置及び画像表示方法を提供する。

【解決手段】 表示画像制御部100において、垂直同期信号をカウントすることにより、一定時間で表示コードを増加あるいは減少あるいはサイクリックに繰り返させ、その表示コードに対応する表示データをROM101から読み出し、画像をCRT101上に表示させる。



#### 【特許請求の範囲】

静止画表示、または複数の静止画を切替 【請求項1】 えることによる動画表示を行う画像表示装置において、 表示画面上に表示される画像の表示コードと、該表示コ ードが示す画像を動画とするか否かを示す動画静止画選 択信号と、を少なくとも含む制御データを記憶する第1 のメモリと、

1

上記表示画面上に表示される全ての画像の表示データを あらかじめ記憶している第2のメモリと、

前記第1のメモリから上記制御データを読み出して、上 10 て、 記表示コードと、上記動画静止画選択信号とを出力する デコード回路と、

カウントされた垂直同期信号の値がある設定値になると 出力されるインクリメント信号を受け、設定された動画 に使用される画像数に基づいて、該インクリメント信号 をカウントし、増加、減少、あるいはサイクリックに繰 り返される該カウント値を、動画コードとして出力する 動画コード生成回路と、

上記表示コードから、上記動画コードの初期値を用いて 静止画表示する場合に使用する表示コードである初期表 20 示コードと、上記動画コードを用いて動画表示する場合 に使用する表示コードである動画表示コードと、を生成 する加算器と、

上記動画静止画選択信号に基づいて、上記動画表示コー ドと上記初期表示コードとのうちのどちらかを選択する セレクタと、

前記セレクタにおいて選択された表示コードを受けて、 該表示コードに対応する表示データを格納している上記 第2のメモリのアドレスを出力するアドレス生成回路 と、を備える、

ことを特徴とした画像表示装置。

【請求項2】 請求項1に記載の画像表示装置におい

上記動画コード生成回路が、

上記設定された動画に使用される画像数を記憶するレジ スタと、

上記レジスタに記憶された画像数と上記動画コードの値 とを比較する比較器と、

上記比較器において、上記画像数と上記動画コードの値 とが一致しない場合は入力される上記インクリメント信 40 て、動画コードを生成する動画コード生成ステップと、 号をカウントアップし、上記画像数と上記動画コードの 値とが一致する場合はカウントを停止し、その出力を上 記動画コードとするパイナリカウンタと、を備える、 ことを特徴とした画像表示装置。

【請求項3】 請求項1に記載の画像表示装置におい

上記動画コード生成回路が、

て、

上記設定された動画に使用される画像数を記憶するレジ スタと、

上記レジスタに記憶された画像数と上記動画コードの値 50 示ステップとの間でループを形成し、

とを比較する比較器と、

上記比較器において、上記画像数と上記動画コードの値 とが一致しない場合は入力される上記インクリメント信 号をカウントアップし、上記画像数と上記動画コードの 値とが一致する場合はカウントをリセットし、その出力 を上記動画コードとするバイナリカウンタと、を備え る、

ことを特徴とした画像表示装置。

【請求項4】 請求項1に記載の画像表示装置におい

上記動画コード生成回路が、

上記設定された動画に使用される画像数を記憶するレジ

上記動画コードが所定の数値であることを検出する検出 哭と、

上記検出器の出力が所定の数値の検出を示さない場合は 入力される上記インクリメント信号をカウントダウン し、上記検出器の出力が所定の数値の検出を示す場合は 上記レジスタに記憶された画像数をブリセットし、その 出力を上記動画コードとするバイナリダウンカウンタ と、を備える、

ことを特徴とした画像表示装置。

【請求項5】 静止画表示、または複数の静止画を切替 えることによる動画表示を行う画像表示方法において、 表示する画像の表示コードと、該表示する画像を動画と するか否かを示す動画静止画選択ピットと、を少なくと も含む制御データと、動画を切替えるタイミングを示す 動画スピードデータと、動画に使用する画像数を示す動 画制御データと、を入力するデータ入力ステップと、

30 垂直同期信号のカウントを開始するカウント開始ステッ プと、

動画コードの初期値を作成し、該動画コードの初期値と 上記表示コードとにより作成された初期表示コードが示 す画像を表示装置に表示する初期画面表示ステップと、 垂直同期信号を上記動画スピードデータの値までカウン トする毎にリセットして、インクリメント信号を出力す るインクリメント信号出力ステップと、

上記インクリメント信号を受ける毎に、その時点の動画 コードが所定値であるか判定し、その判定結果に従っ

上記動画コードを用いて、上記初期表示コードから動画 表示する場合に使用する表示コードである動画表示コー ドを生成する動画表示コード生成ステップと、

上記動画静止画選択ビットに基づいて、上記動画表示コ ードと上記初期表示コードとのうちのどちらかを選択す る選択ステップと、

上記選択ステップにおいて選択された表示コードが示す 画像を表示装置に表示させる画像表示ステップ、とを有 し、上記インクリメント信号出力ステップと上記画像表

上記動画コード生成ステップは、上記判定結果が不一致 であれば上記その時点の動画コードを+1あるいは-1 し、上記判定結果が一致であれば上記その時点の動画コ ードを初期値に戻すものである、

ことを特徴とする画像表示方法。

【請求項6】 静止画表示、または複数の静止画を切替 えることによる動画表示を行う画像表示方法において、 表示する画像の表示コードと、該表示する画像を動画と するか否かを示す動画静止画選択ビットと、を少なくと も含む制御データと、動画を切替えるタイミングを示す 10 動画スピードデータと、動画に使用する画像数を示す動 画制御データと、を入力するデータ入力ステップと、 垂直同期信号のカウントを開始するカウント開始ステッ プと、

動画コードの初期値を作成し、該動画コードの初期値と 上記表示コードとにより作成された初期表示コードが示 す画像を表示装置に表示する初期画面表示ステップと、 垂直同期信号を上記動画スピードデータの値までカウン トする毎にリセットして、インクリメント信号を出力す るインクリメント信号出力ステップと、

上記インクリメント信号を受ける毎に、その時点の動画 コードが所定値であるか判定し、その判定結果に従っ て、動画コードを生成する動画コード生成ステップと、 上記動画コードを用いて、上記初期表示コードから動画 表示する場合に使用する表示コードである動画表示コー ドを生成する動画表示コード生成ステップと、

上記動画静止画選択ビットに基づいて、上記動画表示コ -ドと上記初期表示コードとのうちのどちらかを選択す る選択ステップと、

上記選択ステップにおいて選択された表示コードが示す 30 画像を表示装置に表示させる画像表示ステップ、とを有 し、上記インクリメント信号出力ステップと上記画像表 示ステップとの間でループを形成し、

上記動画コード生成ステップは、上記判定結果が不一致 であれば上記その時点の動画コードを+1あるいは-1 し、上記判定結果が一致であれば、上記その時点の動画 コードをその値で停止させるものである、

ことを特徴とする画像表示方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、CRT等の表示装 置に表示する画像制御に関し、特に、複数の画像を切り 替えして動画表示する場合の画像制御に関する。

[0002]

【従来の技術】近年、TVセット等に、チャンネルや音 量やメニュー表示等の様々な情報を表示するには、マイ クロコンピュータからの制御データに基づいて、予めす べての表示データが記録されているROMより、上記様 々な情報に対応する画像を読み出し、CRT等に表示す る、という技術が用いられている。

【0003】以下、図9を用いて、従来の画像表示装置 の構成について説明する。図9は、従来の画像表示装置 の構成を示すブロック図である。図9において、従来の 画像表示装置は、マイクロコンピュータ(図示せず)か ら送られてくる制御データによって、表示する画像を制 御する表示画像制御部600と、該表示画像制御部60 0において生成された画像を表示する表示部であるCR T101とからなるものであり、上記表示画像制御部6 00は、表示RAM106と、表示位置制御回路108 と、表示デコード回路107と、ROMアドレス生成回 路109と、ROM110と、表示回路111とからな るものである。

【0004】上記表示RAM106は、マイクロコンピ ュータにより書き込まれる制御データを蓄えるものであ り、上記制御データは、どの画像を表示するのかを示す 表示コードや、該表示される画像がどのような色である かを示す色コード等の情報を含むデータである。また、 上記表示位置制御回路108は、マイクロコンピュータ から書き込まれる、画像を画面上のどの位置に表示する 20 かを示す表示位置データと、当該表示画像制御部600 に入力される垂直同期信号V、水平同期信号H、及びド ットクロックDとにより、表示画面の走査線の縦方向の 位置である縦方向位置データ s 1 1 8 と、表示R A M 1 06に格納されている複数の制御データから読み出す制 御データのアドレスを表示RAM読み出しアドレスs1 08として出力するものである。

【0005】また、上記表示デコード回路107は、上 記表示位置制御回路108から出力される表示RAM読 み出しアドレスs108により、表示RAM106から 読み出された制御データs106を解読して、該制御デ ータs106に含まれる表示コードs107等を出力す るものであり、ROMアドレス生成回路109は、該表 示コードs 107と、上記表示位置制御回路108から 出力された縦方向位置データs118とを演算し、上記 表示コードに対応する画像が格納されているROM11 0の表示データアドレス s 1 0 9 を生成するものであ る。

【0006】そして、画面上に表示する全ての画像の表 示データが予め格納されているROM110は、上記R 40 OMアドレス生成回路109から表示データアドレスs 109を受信して表示データs110を出力するもので あり、表示回路111は、該表示データs110からラ イン毎にドットクロックDに同期したRGB信号s11 1を生成して、CRT101へ出力するものである。 【0007】以下、このような構成の画像表示装置にお

いて、図形を表示する場合の動作について説明する。ま ず、マイクロコンピュータから、表示RAM106に、 どの図形を表示するのかを示す表示コードを含む制御デ ータが書きこまれ、表示位置制御回路108には、該図

50 形を表示する位置を示す表示位置データが書き込まれ

る。

【0008】次に、表示位置制御回路108において、 垂直同期信号Vから表示画面の始まりと、水平同期信号 Hから画面の縦方向位置とを決定することによって、画 面の走査線の縦方向位置データs118を生成して上記 ROMアドレス生成回路109に出力し、また、ドット クロックDから画面の横方向位置を決定して、上記表示 位置データにより、表示する位置のタイミングに合わせ て表示RAM読み出しアドレスs108を表示RAM1 06に出力する。

【0009】そして、表示RAM読み出しアドレス信号 s108を受信した表示RAM106は、制御データs 106を読み出し、表示デコード回路107において、 該制御データs106を解読して表示コードs107を 取り出し、ROMアドレス生成回路109に出力する。 【0010】そして、上記表示コードs107と、上述 した表示位置制御回路108からの縦方向位置データs 118とに基づいて、表示する図形と該図形の表示位置 である走査対象のラインを決定し、あらかじめ複数の図 形の表示データがライン毎に格納されているROM11 0内のアドレスである表示データアドレス s 109を生 成する。

【0011】この上記表示データアドレス s 109を受 信したROM110から、画面上に表示される表示デー タs 110を読み出し、表示回路111において、ドッ トクロックDに同期したRGB信号s111を生成して CRT101に出力する。

【0012】このようにして、従来の画像表示装置にお いては、マイクロコンピュータから表示画像制御部60 0に、表示したい図形の表示コードと、その画像を表示 30 する表示位置データとを送れば、表示画像制御部600 の垂直同期信号Vと水平同期信号HとドットクロックD とに同期したRGB信号111がCRT101に出力さ れ、該CRT101にその図形が表示される。

【0013】そして、以上のようにして、表示された図 形、あるいは絵等の静止画像を動いて見えるようにする 方法として、その静止画像を画面毎、あるいは複数の画 面毎に切替える方法がある。

【0014】ここで、上述した方法を用いて、従来装置 において表示された画像が動いて見えるようにする動作 40 について説明すると、映像フィルムの1コマ1コマのよ うに、画像が変形する過程の表示データをROM110 に格納し、それをある一定間隔で画面毎あるいは複数画 面毎に切替えて表示するよう制御することで可能とな る。

【0015】例えば、ROM110に格納されている図 10に示すような6枚の静止画像を切替えて表示するた めには、まずマイクロコンピュータから表示RAM10 6に、図10に示す各画像毎の制御データを格納し、表

して、表示位置制御回路108から、表示する位置タイ ミングに合わせて、表示RAM読み出しアドレスs10 8を出力し、表示RAM106より、最初に表示する画 像である図10の画像701の制御データs106を出 力させる。そして、この制御データs106を解読して 表示コードs107を生成し、該表示コードs107と 表示位置制御回路108から出力される縦方向位置デー 夕s118とより表示データアドレスs109を作成し て、ROM110より表示データs110を読み出し、 表示回路111にてRGB信号s111を作成して、C 10 RT101に図10の画像701を表示させる。そし て、このときマイクロコンピュータ内部のタイマーにお いて時間計測が行われており、ある一定時間経過後に図 10の画像702を同じ手順でCRT101に表示さ せ、さらに同様にして図10の画像703~図10の画 像706をある一定時間間隔で表示させることで、静止 画像が動いて見えるようにするものである。

[0016]

【発明が解決しようとする課題】しかしながら、従来の 画像表示装置の構成では、静止画像を画面毎あるいは複 数画面毎に切替えて表示する場合、上述したようにマイ クロコンピュータが常に画面の切替えの時間を管理しな ければならないし、さらに、上記静止画像を続けて表示 しつづけるためには、表示RAM106に蓄えられてい る制御データを、適切なタイミングで書き替える必要が あった。この動作は、マイクロコンピュータに大きな負 担をかけることとなり、この結果、画像表示装置全体と してのパフォーマンスを低下させる、という問題があっ た。

【0017】本発明は、以上のような問題に鑑みてなさ れたものであり、マイクロコンピュータに負担をかける ことなく、画像を画面毎あるいは複数画面毎に切替えて 動画表示を行う画像表示装置、及び画像表示方法を提供 することを目的とする。

[0018]

【課題を解決するための手段】上記課題を解決するため に、本発明の請求項1に記載の画像表示装置は、静止画 表示、または複数の静止画を切替えることによる動画表 示を行う画像表示装置において、表示画面上に表示され る画像の表示コードと、該表示コードが示す画像を動画 とするか否かを示す動画静止画選択信号と、を少なくと も含む制御データを記憶する第1のメモリと、上記表示 画面上に表示される全ての画像の表示データをあらかじ め記憶している第2のメモリと、前記第1のメモリから 上記制御データを読み出して、上記表示コードと、上記 動画静止画選択信号とを出力するデコード回路と、カウ ントされた垂直同期信号の値がある設定値になると出力 されるインクリメント信号を受け、設定された動画に使 用される画像数に基づいて、該インクリメント信号をカ 示位置制御回路108に表示位置データを入力する。そ 50 ウントし、増加、減少、あるいはサイクリックに繰り返

される該カウント値を、動画コードとして出力する動画コード生成回路と、上記表示コードから、上記動画コードの初期値を用いて静止画表示する場合に使用する表示コードである初期表示コードと、上記動画コードを用いて動画表示する場合に使用する表示コードである動画表示コードと、を生成する加算器と、上記動画静止画選択信号に基づいて、上記動画表示コードと上記初期表示コードとのうちのどちらかを選択するセレクタと、前記セレクタにおいて選択された表示コードを受けて、該表示コードに対応する表示データを格納している上記第2の10メモリのアドレスを出力するアドレス生成回路とを備えるものである。

【0019】また、本発明の請求項2に記載の画像表示装置は、請求項1に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメント信号をカウントアップし、上記画像数と上記動画コー 20ドの値とが一致する場合はカウントを停止し、その出力を上記動画コードとするバイナリカウンタとを備えるものである。

【0020】また、本発明の請求項3に記載の画像表示装置は、請求項1に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記レジスタに記憶された画像数と上記動画コードの値とを比較する比較器と、上記比較器において、上記画像数と上記動画コードの値とが一致しない場合は入力される上記インクリメン 30ト信号をカウントアップし、上記画像数と上記動画コードの値とが一致する場合はカウントをリセットし、その出力を上記動画コードとするバイナリカウンタとを備えるものである。

【0021】また、本発明の請求項4に記載の画像表示装置は、請求項1に記載の画像表示装置において、上記動画コード生成回路が、上記設定された動画に使用される画像数を記憶するレジスタと、上記動画コードが所定の数値であることを検出する検出器と、上記検出器の出力が所定の数値の検出を示さない場合は入力される上記 40インクリメント信号をカウントダウンし、上記検出器の出力が所定の数値の検出を示す場合は上記レジスタに記憶された画像数をプリセットし、その出力を上記動画コードとするバイナリダウンカウンタとを備えるものである。

【0022】また、本発明の請求項5に記載の画像表示方法は、静止画表示、または複数の静止画を切替えることによる動画表示を行う画像表示方法において、表示する画像の表示コードと、該表示する画像を動画とするか否かを示す動画静止画選択ビットと、を少なくとも含む 50

制御データと、動画を切替えるタイミングを示す動画ス ピードデータと、動画に使用する画像数を示す動画制御 データと、を入力するデータ入力ステップと、垂直同期 信号のカウントを開始するカウント開始ステップと、動 画コードの初期値を作成し、該動画コードの初期値と上 記表示コードとにより作成された初期表示コードが示す 画像を表示装置に表示する初期画面表示ステップと、垂 直同期信号を上記動画スピードデータの値までカウント する毎にリセットして、インクリメント信号を出力する インクリメント信号出力ステップと、上記インクリメン ト信号を受ける毎に、その時点の動画コードが所定値で あるか判定し、その判定結果に従って、動画コードを生 成する動画コード生成ステップと、上記動画コードを用 いて、上記初期表示コードから動画表示する場合に使用 する表示コードである動画表示コードを生成する動画表 示コード生成ステップと、上記動画静止画選択ビットに 基づいて、上記動画表示コードと上記初期表示コードと のうちのどちらかを選択する選択ステップと、上記選択 ステップにおいて選択された表示コードが示す画像を表 示装置に表示させる画像表示ステップ、とを有し、上記 インクリメント信号出力ステップと上記画像表示ステッ プとの間でループを形成し、上記動画コード生成ステッ プは、上記判定結果が不一致であれば上記その時点の動 画コードを+1あるいは-1し、上記判定結果が一致で あれば上記その時点の動画コードを初期値に戻すもので ある。

【0023】また、本発明の請求項6に記載の画像表示 方法は、静止画表示、または複数の静止画を切替えるこ とによる動画表示を行う画像表示方法において、表示す る画像の表示コードと、該表示する画像を動画とするか 否かを示す動画静止画選択ビットと、を少なくとも含む 制御データと、動画を切替えるタイミングを示す動画ス ピードデータと、動画に使用する画像数を示す動画制御 データと、を入力するデータ入力ステップと、垂直同期 信号のカウントを開始するカウント開始ステップと、動 画コードの初期値を作成し、該動画コードの初期値と上 記表示コードとにより作成された初期表示コードが示す 画像を表示装置に表示する初期画面表示ステップと、垂 直同期信号を上記動画スピードデータの値までカウント する毎にリセットして、インクリメント信号を出力する インクリメント信号出力ステップと、上記インクリメン ト信号を受ける毎に、その時点の動画コードが所定値で あるか判定し、その判定結果に従って、動画コードを生 成する動画コード生成ステップと、上記動画コードを用 いて、上記初期表示コードから動画表示する場合に使用 する表示コードである動画表示コードを生成する動画表 示コード生成ステップと、上記動画静止画選択ビットに 基づいて、上記動画表示コードと上記初期表示コードと のうちのどちらかを選択する選択ステップと、上記選択 ステップにおいて選択された表示コードが示す画像を表

示装置に表示させる画像表示ステップ、とを有し、上記インクリメント信号出力ステップと上記画像表示ステップとの間でループを形成し、上記動画コード生成ステップは、上記判定結果が不一致であれば上記その時点の動画コードを+1あるいは-1し、上記判定結果が一致であれば、上記その時点の動画コードをその値で停止させるものである。

#### [0024]

【発明の実施の形態】(実施の形態1)以下、本発明の実施の形態1について、図面を参照しながら説明する。 10まず、図1を用いて、本実施の形態1における画像表示装置の構成について説明する。図1は、実施の形態1に係る画像表示装置の構成を示すブロック図である。図1において、本実施の形態1における画像表示装置は、マイクロコンピュータ(図示せず)から制御データと、画像の表示位置を決める表示位置データと、動画に使用する画像数を示す動画制御データとを受信し、画像表示に必要な垂直同期信号Vと水平同期信号HとドットクロックDにより、RGB信号s111を出力する表示画像制御 20 部100と、上記RGB信号s111を受信して画像を表示するCRT101とからなるものである。

【0025】上記表示画像制御部100は、表示RAM106と、表示デコード回路107と、表示位置制御回路108と、ROMアドレス生成回路109と、ROM110と、表示回路111と、動画スピード設定回路102と、動画コード生成回路103と、加算器104と、セレクタ105とを備えるものである。

【0026】上記表示RAM106は、マイクロコンピュータにより書き込まれる制御データを蓄えるものであ 30 り、上記制御データは、どの画像を表示するのかを示す表示コードや、該表示される画像がどのような色であるかを示す色コード等の情報に加え、その表示する画像を動画とするか否かを示す動画静止画選択ビットをさらに含むものである。なお、本実施の形態1においては、説明を簡便にするため、上記制御データが、上記表示コードと上記動画静止画選択ビットとを含むものとする。

【0027】また、上記表示デコード回路107は、表示RAM106から読み出された、上記表示コード及び動画静止画選択ピットを含む制御データs106を解読 40して、表示コードs107と、動画静止画選択信号s117とを出力するものである。

【0028】さらに、上記動画スピード設定回路102は、マイクロコンピュータから、垂直同期信号Vのカウント値である上記動画スピードデータが書き込まれ、表示画像制御部100に入力される垂直同期信号Vを該動画スピードデータの値までカウントしていき、カウントが終了する毎に動画コードインクリメント信号s102を出力するものである。そして、上記動画コード生成回路103は、上記マイクロコンピュータから上記動画制50

御データが書き込まれた後、該動画制御データに基づい て、上記動画コードインクリメント信号s102をカウ ントアップあるいはカウントダウン等することで、値が 増加、減少、あるいはサイクリックに繰り返される動画 コード s 1 0 3 を出力するものである。本実施の形態 1 においては、動画コード回路103aが、0,1,…と増 加し、動画制御データnでとまる動画コードs103a を出力するものとする。図3は、本実施の形態1におけ る、動画コード生成回路103aの構成を示す図であ り、図3において、動画コード生成回路103aは、マ イクロコンピュータからの動画制御データを格納し、動 画数データs201を出力する動画数レジスタ201 と、その動画数データs201の値と動画コードs10 3 aの値とを比較して、一致すれば"0"、一致しなけ れば"1"を比較結果信号 s 202として出力する比較 器202と、その比較結果信号s202と動画コードイ ンクリメント信号 s 102との論理積をとるAND回路 203と、上記動画制御データが入力されるとリセット され、上記AND回路203からの論理積s203を力 ウントアップしていき、そのカウント値を動画コードs 103aとして出力するリセット付きパイナリカウンタ 204と、を備えている。

【0029】また、上記加算器 104は、上記表示デコード回路 107から出力される表示コード s107と、上記動画コード生成回路 103から出力される動画コード s103 a とから、動画表示するときに使用する表示コードである動画表示コード s104 を生成して出力するものであり、上記セレクタ 105 は、上記表示デコード回路 107 から出力される動画静止画選択信号 s117 に基づいて、該動画表示コード s104 と、上記表示コード s107 とのうちどちらかを選択し、セレクタ出力コード s107 とのうちどちらかを選択し、セレクタ出力コード s107 とのうちどちらかを選択し、セレクタ出力コード s107 とのうちどちらかを選択し、セレクタ出力コード s107 として出力するものである。なお、そのほかの構成は、図 s107 に示す従来装置と同様であるため、ここでは説明を省略する。

【0030】すなわち、本実施の形態1における表示画像制御部100は、図9に示す従来の表示画像制御部600の構成に加えて、上述した動画スピード設定回路102と、動画コード生成回路103と、加算器104と、セレクタ105とが設けられ、また、本実施の形態1における表示デコード回路107においては、図9に示す従来の表示デコード回路107の機能に加え、動画静止画選択ビットをさらに含む本実施の形態1における制御データs106から、動画静止画選択信号s117を出力する機能が設けられているものである。

[0031]次に、図1から図4を用いて、以上のように構成された、本実施の形態1における画像表示装置で、図形を表示する動作について説明する。図2は、本実施の形態1における画像表示装置の、表示RAM106に設定される制御データの一例(図2(a))と、ROM110に予め格納されている表示データの一例(図2

30

を説明する。

11

(b)) と、CRT101に表示される画像の一例(図2(c))とを示すものであり、図4は、本実施の形態1における、表示画像制御部100の一連の動作を示すフローチャート図である。なお、図2(b)に示されているデータA、データB、データC、データDは、それぞれ図形A、図形B、図形C、図形Dの表示データあり、例えば図形Aが横8ドット、縦16ドットの図形であれば、データAは8ビットのデータを16アドレス分持つものとなる。また、各表示データに対応する表示コードとして、ここでは、図形Aは表示コード"0"に、図形Bは表示コード"1"に、図形Cは表示コード"2"に、図形Dは表示コード"3"に対応するものとする。

[0032]まず、マイクロコンピュータは、CRT101の初期画面に表示する図形の制御データを表示RAM106に、上記表示位置データを表示位置制御回路108に、さらに上記動画スピードデータを動画スピード設定回路102に、上記動画制御データを動画コード生成回路103aに書き込む(ステップS401)。なお、ここでは動画制御データをn(n:整数)とし、ま20た上記動画静止画選択ビットが"1"であれば動画を選択し、"0"であれば動画を選択しないものとしする。例えば、図2(a)に示すような2つの制御データがマイクロコンピュータから表示RAM106に書き込まれた場合、第1の制御データは、表示コード501が"3"である。

"0"、動画静止画選択ビット502が"1"であるので、図形Aを動画で表示することを示し、一方、第2の制御データは、表示コード501が"3"、動画静止画選ビット502が"0"であるので、図形Dを静止画で表示することを示す。

【0033】このようにして本実施の形態1における画像表示装置の表示画像制御部100に、上述した各データが設定されると、動画スピード設定回路102においてカウントが開始され(ステップS402)、CRT101上に、最初の図形である図形Aと図形Dとが、図2(c)の初期画面503に示すように表示される(ステップS403)。

【0034】以下、表示画像制御部100に各データが設定されてから、CRT101上に最初の図形が表示されるまでの具体的な動作について説明する。まず、動画 40 スピード設定回路102は垂直同期信号 Vのカウントを開始し、表示位置制御回路108は、垂直同期信号 Vにより表示画面の始まりを、また水平同期信号 Hにより画面の縦方向位置を、ドットクロックDにより画面の横方向位置を決定し、表示する位置のタイミングに合わせて表示RAM読み出しアドレスs108を出力する。

【0035】そして、該表示RAM読み出しアドレスs 108を受信した表示RAM106は、制御データs1 06を読み出し、表示デコード回路107において、該 制御データs106を解読して、どの図形を表示するか 50 を示す表示コードs 107 を加算器 104 とセレクタ 105 とに、またその図形を動画とするか否かを示す動画静止画選択信号s 117 をセレクタ 105 に出力する。例えば、図 2(a) に示される、第 10 制御データの場合は、表示コードs 107 "0"、動画静止画選択信号s 117 "1"が出力され、第 20 制御データの場合は、表示コードs 107 "3"、動画静止画選択信号s 117 "0"が出力される。

【0036】次に、加算器104において、上記表示デ コード回路107からの表示コードs107と、動画コ ード生成回路103aからの動画コードs103aとの 加算を行う。ここで、本実施の形態1における動画コー ド生成回路103aは、マイクロコンピュータから動画 制御データが入力されると、その値を動画数レジスタ 2 01に書き込み、また該動画制御データが入力されると 同時にリセット付きバイナリカウンタ204をリセット する。これにより、リセット付きパイナリカウンタ20 4は、動画コードs 103aの初期値として"0"を出 力する。従って、最初の図形の場合、上記表示コードs 107と動画コードs103aとの加算値である動画表 示コードs104の値は、表示コードs107と同じ値 となり、セレクタ105からは、動画静止画選択信号s 117の値にかかわらず、いずれにしても表示コードs 107の値がセレクタ出力コードs105として出力さ れることとなる。

【0037】そして、ROMアドレス生成回路109において、セレクタ出力コードs105が示す図形の表示データが格納されている表示データアドレスs109を生成し、該表示データアドレスs109に基づいてROM110から表示データs110を出力する。例えば、第1の制御データの場合、表示コード"0"に対応するデータAが表示回路111に出力され、第2の制御データの場合は、表示コード"3"に対応するデータDが表示回路111に出力される。

【0038】そして、表示回路111において、ドットクロックDに同期したRGB信号s111が上記CRT101に出力され、例えば、図2(c)の初期画面503に示されるように、第10の制御データの場合は図形Aが、第20制御データの場合は図形Dが、CRT101に最初の画面として表示されることとなる。

【0039】以上のことからも分かるように、CRT101上に最初に表示される図形は、マイクロコンピュータが表示RAM106に書き込んだ制御データに含まれる表示コードが示す図形となる。

【0040】次に、動画スピード設定回路102においてカウントが開始されてから、ある一定時間が経過し(ステップS404)、CRT101上に表示された最初の図形が、次の図形に切替わるまで(ステップS405~ステップS412)の表示画像制御部100の動作

【0041】まず、動画スピード設定回路102におい て、設定された上記動画スピードデータの値だけ垂直同 期信号Vがカウントされると(ステップS404)、動 画スピード設定回路102はカウント値を"0"にリセ ットすると共に、動画コードインクリメント信号 s 10 2を出力する(ステップS405)。そして、該動画コ ードインクリメント信号s102を受けた動画コード生 成回路103aは、比較器202において、前回出力し た動画コードs103a、ここでは初期値"0"と、動 画制御データnとを比較し(ステップS406)、一致 10 しなければ比較結果信号 s 202として"1"を出力す るため、AND回路203は動画コードインクリメント 信号s102が入力される毎に論理積s203を出力し て、リセット付きバイナリカウンタ204をカウントア ップさせる。よって、上記動画制御データnと動画コー ドs103a"0"とが一致しなければ、リセット付き バイナリカウンタ204はカウントアップされ、動画コ ードs103aとして"1"を出力する(ステップS4 07)。そして、加算器104において、表示コードs 107と、上述のようにして生成した動画コードs10 20 3 a "1" とを加算し、動画表示する際に使用する表示 データである動画表示コード s 1 0 4 を生成する。例え ば、図2(a)の第1の制御データでは、(表示コード \*\* s 1 0 7 "0") + (動画コードs 1 0 3 "1") = (動画表示コードs 1 0 4 "1") を出力し、第2の制 御データの場合は、(表示コードs 1 0 7 "3") + (動画コードs 1 0 3 "1") = (動画表示コードs 1 04 "4") を出力する。そして、セレクタ105にお いて、上記表示デコード回路107から出力された動画・ 静止画選択信号 s 1 1 7 に基づき、動画表示コード s 1 30 04か、表示コードs107かのどちらかを選択する (ステップS409)。ここでは、動画静止画選択信号 s 1 0 7 が "1" であれば、動画表示であると判断さ れ、セレクタ出力コード s 1 0 5 として、表示コード s 107に+1加算された動画表示コードs104がRO Mアドレス生成回路109に出力され(ステップS41 0)、該動画表示コードs104に対応する表示データ が表示回路111に出力される(ステップS412)。 この結果、CRT101上に、マイクロコンピュータが 表示RAM106に書き込んだ制御データに含まれる表 40 示コードに+1加算された表示コードが示す図形が表示 される。一方、動画静止画選択信号 s 1 1 7 が "0" で あれば、静止画表示であると判断され、セレクタ出力コ ードs105として、表示コードs107がROMアド レス生成回路109に出力され(ステップS411)、 該表示コード s 1 0 7 に対応する表示データが表示回路 111に出力されるため (ステップS412)、CRT 101上に、マイクロコンピュータが表示RAM106 に書き込んだ表示コードが示す図形、つまり最初の画面

1の制御データの場合は、セレクタ出力コードs105として動画表示コードs104"1"が、第2の制御データの場合は、セレクタ出力コードs105として表示コードs107"3"が出力されることとなり、図2(c)の初期画面503に表示された第1の制御データによる図形A及び第2の制御データによる図形Dは、図2(c)の画面504に示されるように、動画表示を示す第1の制御データによる図形Aは図形Bに切替えられ、また静止画表示を示す第2の制御データによる図形Dは図形Dのままで表示されることとなる。

【0042】さらに時間が経過して、動画スピード設定回路102において、再び設定された動画スピードデータの値だけの垂直同期信号 Vがカウントされると(ステップS404)、動画スピード設定回路102は、カウンタ値をリセットして再び動画コードインクリメント信号s102を出力する(ステップS405)。そして、前回出力した動画コードs103a、ここでは"1"と、動画制御データnとを比較し(ステップS406)、一致しなければカウントアップして、動画コードs103として"2"を出力する(ステップS407)。

【0043】そして、加算器104において、表示コードs107に、上述のようにして生成した動画コードs103a"2"を加算し、動画表示する際に使用する表示データである動画表示コードs104を生成する。そして、セレクタ105において、動画静止画選択信号s117に基づいて、上記動画表示コードs104か、上記表示コードs107かが選択され(ステップS409)、その選択されたセレクタ出力コードs105に対応する図形がCRT101上に表示される。従って、図2(c)の画面504のように表示されている図形は、図2(c)の画面505のように、動画表示を示す第1の制御データによる図形Bは図形Cに切替えられ、またりのままで表示されることとなる。

づいて上記動画表示コードs 1 0 4か、表示コードs 1 0 7かが選択され(ステップS 4 0 9)、その選択されたセレクタ出力コードs 1 0 5に基づいてCRT 1 0 1 に画像が表示される。従って、CRT 1 0 1 上に表示される図形は、動画表示を示す第1の制御データの場合は前回表示された図形が表示され、また静止画表示を示す第2の制御データの場合は、図形Dがそのまま表示されることとなる。

15

【0045】ここで、具体的に動画制御データが5であ り、制御データが表示コード"0"、動画静止画選択ビ 10 ット"1"を含むものであり、ROM110には図10 に示すように徐々に形を変えた表示データが格納されて いるとし、また、表示コード"0"には画像701、表 示コード"1"には画図702、表示コード"2"には 画像703、表示コード"3"には画像704、表示コ ード "4" には画像705、表示コード "5" には画像 706が対応するならば、CRT101上に最初に表示 される図形は、制御データに含まれる表示コード"0" に対応する画像701であり、動画スピード設定回路1 02から動画コードインクリメント信号 s 102が出力 20 される毎に、CRT101上に表示される画像が加算器 104において動画表示に使用する表示コードである動 画表示コードが生成され、画像がマイクロコンピュータ の制御なしに、画像702、画像703、…、画像70 6とある一定間隔で切り替わり、画像706で停止する ことになる。

【0046】以上のように、本実施の形態1によれば、 初期値として、マイクロコンピュータから、上記表示コ ード及び動画静止画選択信号等を含む制御信号と、表示 位置データと、動画表示に関するデータである動画スピ 30 ードデータと、動画制御データとを設定し、動画スピー ド設定回路102において垂直同期信号を上記動画スピ ードデータの値までカウントする毎に動画コードインク リメント信号 s 1 0 2 を出力し、上記動画コード生成回 路103において該動画コードインクリメント信号s1 02をカウントアップして、加算器104において動画 表示に使用する表示コードである動画表示コードを自動 的に生成し、動画静止画選択信号 s 1 1 7 に基づいて、 上記セレクタ105において表示コードs107と上記 動画表示コードs104とのうちのどちらかを選択して 40 表示するようにしたので、最初にマイクロコンピュータ から初期値として、CRT101に最初に表示したい画 像、及び動画のスピードや動画に使用する画像の枚数 等、動画に関するデータを設定すれば、マイクロコンピ ュータにおいて動画表示させるためのアドレスを発生さ せて表示RAM106に書き込む必要なく、表示画像制 御部100が上記動画表示コードs104をある一定の タイミングで自動的に生成してCRT101上に動画を 表示することができ、またセレクタ105において表示 コード s 1 0 7 の値をセレクタ出力コード s 1 0 5 とし 50

て常に出力すれば、動画とはならず静止画を表示することができる。さらに、垂直同期信号Vを動画スピード設定回路102においてカウントして、動画コードインクリメント信号s102が出力される毎に画像を切替えるようにしているので、動画の表示スピードも、マイクロコンピュータからではなく、表示画像制御部100において管理することができる。この結果、本実施の形態1における画像表示装置によれば、動画表示する際のではおける画像表示装置によれば、動画表示する際のではり替えて動画を表示することができる。また、初期値として設定した上記動画スピードデータの値を変化させれば、動画スピード設定回路102にてカウントする垂直同期信号Vの数が変わることになり、その結果、画像を切替えるタイミングが変わるため、動画の動きのスピードを変えることができる。

【0047】また、本実施の形態1における動画コード 生成回路103aの構成においては、マイクロコンピュ ータからの制御なしに、動画表示している画像を所定の 画像で停止させることができる。

【0048】なお、本実施の形態1においては、上記動画コード生成回路103が、0,1,…と増加して動画制御データnでとまる動画コードs103が出力される場合について説明したが、動画コード生成回路103の構成をかえれば、動画コードs103をn,…3,2,1,0と減少させて、動きが逆の動画を表示したり、また、動画コードs103を0,1,2,…n,0,1,2,…n,0…と繰り返すようにして、動画を繰り返し表示したりできる。

【0049】(実施の形態1の変形例1)以下、図5を

用いて、動画コード s 1 0 3 が 0, 1, 2 …, n, 0, 1, 2 …, n とサイクリックに繰り返される動画コード生成回路 1 0 3 bについて説明する。図 5 は、動画コード生成回路 1 0 3 bは、マイクロコンピュータからの動画制御データを格納し、動画数データ s 2 0 1 を出力する動画数レジスタ 2 0 1 と、その動画数データ s 2 0 1 の値と動画コード s 1 0 3 bとの数値を比較して比較結果信号 s 3 0 2 を出力する比較器 3 0 2 と、その比較結果信号 s 3 0 2 を助画制御データに含まれるリセット信号との論理和 s 3 0 1 をとる O R 回路 3 0 1 と、上記論理和 s 3 0 1 によりリセットされ、上記動画コードインクリメント信号 s 1 0 2 をカウントアップしていき、そのカウント値を動

【0051】以下、図6を用いて、以上のように構成された動画コード生成回路103bを有する表示画像制御部100において、図形を表示する動作を説明する。図6は、本実施の形態1の変形例1における、表示画像制御部100の一連の動作を示すフローチャート図であ

画コードs103bとして出力するリセット付きバイナ

リカウンタ204と、を備えている。

る。

【0052】まず、マイクロコンピュータは、CRT1 01の初期画面に表示する図形の制御データを表示RA M106に、上記表示位置データを表示位置制御回路1 08に、さらに上記動画スピードデータを動画スピード 設定回路102に、上記動画制御データを動画コード生 成回路103bに書き込む(ステップS601)。な お、ここでも実施の形態1で説明したのと同様、制御デ ータは、どの図形を表示するかを示す表示コードと、そ の表示する図形を動画表示するか否かを示す動画静止画 10 選択ビットとで構成されているものとし、動画制御デー タはn (n:整数)であり、また上記動画静止画選択ビ ットが"1"であれば動画を選択し、"0"であれば静 止画を選択するものとする。

【0053】このようにして、本実施の形態1の変形例 1における表示画像制御部100に上述した各データが 設定されると、動画スピード設定回路102においてカ ウントが開始される(ステップS602)。

【0054】ここで、本実施の形態1の変形例1におけ る動画コード生成回路103bは、マイクロコンピュー タから動画制御データnが入力されると動画数レジスタ 201に書き込み、また該動画制御データnが入力され ると同時に、リセット付きパイナリカウンタ204をリ セットするためリセット信号"1"をOR回路301に 送り、該OR回路301は比較結果信号s302の値に かかわらず"1"を論理和 s 3 0 1 として出力し、リセ ット付きパイナリカウンタ204をリセットする。これ により、リセット付きパイナリカウンタ204は、動画 コードs103bの初期値として"0"を出力し、CR T101上には、まず最初の図形として上記制御データ 30 で設定された表示コードに対応する図形が表示される (ステップS603)。

【0055】次に、動画スピード設定回路102におい て垂直同期信号Vのカウントが開始されてから、ある一 定時間が経過し(ステップS604)、上述したように CRT101上に表示された最初の図形が次の図形に切 り替わるまで(ステップS605~ステップS612) の表示画像制御部100の動作について説明する。

【0056】まず、動画スピード設定回路102におい て、設定された上記動画スピードデータの値だけの垂直 40 同期信号Vがカウントされると(ステップS604)、 動画スピード設定回路102はカウント値を"0"にリ セットすると共に、動画コードインクリメント信号 s 1 02を出力する(ステップS605)。そして、該動画 コードインクリメント信号 s 102 を受けた動画コード 生成回路103bは、比較器302において、前回出力 した動画コードs 103b、ここでは初期値"0"と、 動画制御データnとを比較し(ステップS606)、一 致しなければ"0"、一致すればある一定時間"1"と なり再び"0"となる比較結果信号s302を出力す

る。つまり、比較器302において比較結果が一致しな ければ、比較結果信号 s 3 0 2 は "0" で、且つ動画制 御データによるリセット信号も既にリセットが終了して いるため"0"であるので、OR回路301からの論理 和 s 3 0 1 は "0" となり、リセット付きパイナリカウ ンタ204はリセット解除される。よって、比較結果が 一致しない場合は、リセット付きパイナリカウンタ20 4は動画コードインクリメント信号 s 102が入力され る毎にカウントアップされ、該カウント値を動画コード s103bとして出力する(ステップS607)。そし て、加算器104において上記表示コードs107と、 上述のようにしてえられた動画コードs103b、ここ では"1"とにより、動画表示する際に使用する表示コ ードである動画表示コード s 104を生成する。そし て、セレクタ105において、上記表示デコード回路1 07から出力された動画静止画選択信号 s 117に基づ き、動画表示コード s 107か、上記動画表示コード s 104かのどちらかを選択する(ステップS609)。 ここでは、動画静止画選択信号 s 1 1 7 が "1" であれ ば、動画表示であると判断され、セレクタ出力コードs 105として、表示コードs107に+1加算された動 画表示コード s 1 0 4 が R O M アドレス生成回路 1 0 9 に出力され(ステップS610)、該動画表示コードs 104に対応する表示データが表示回路111に出力さ れる(ステップS612)。この結果、CRT101上 に、マイクロコンピュータが表示RAM106に書き込 んだ制御データに含まれる表示コードに+1加算された 表示コードが示す図形が表示される。一方、動画静止画 選択信号 s 1 1 7 が "0" であれば、静止画表示である と判断され、セレクタ出力コードs105として表示コ ードs107がROMアドレス生成回路109に出力さ れ(ステップS611)、該表示コードs107に対応 する表示データが表示回路111に出力されるため(ス テップS612)、CRT101上には、マイクロコン ピュータが表示RAM106に書き込んだ制御データに 含まれる表示コードが示す図形、つまり最初の画面に表 示された図形と同じ図形が表示される。

【0057】さらに時間が経過して、動画スピード設定 回路102において、再び上記動画スピードデータの値 だけの垂直同期信号Vがカウントされると(ステップS 604)、動画スピード設定回路102はカウンタ値を リセットして動画コードインクリメント信号s102を 出力する(ステップS605)。そして、前回出力した 動画コードs103b、ここでは"1"と、動画制御デ ータnとを比較し(ステップS606)、一致しなけれ ばカウントアップし、動画コードs103bとして "2"を出力する(ステップS407)。

【0058】そして、加算器104において、表示コー ドs107に、上述のようにして生成した動画コードs 103b "2" を加算して、上記動画表示コードs 10

50

4を生成する。そして、セレクタ105において、動画 静止画選択信号 s 1 1 7 に基づき、上記動画表示コード s 1 0 4 か、表示コード s 1 0 7 かが選択され(ステッ ブs609)、その選択されたセレクタ出力コードs1 05に対応する図形がCRT101に表示される。

19

【0059】以上のような動作を動画コード生成回路1 03 bに書き込まれた動画制御データ n 回繰り返した 後、その次のn+1回目において、上述したステップS 606で動画制御データnと、前回出力した動画コード s 103、ここでは"n"とを比較することになり、動 10 画コードs103と動画制御データとが一致するので、 比較器302がある一定期間"1"となる。そしてこの とき、動画制御データからのリセット信号は"0"であ るので、論理和s301はある一定期間"1"となり、 リセット付きパイナリカウンタ204はリセットされ (ステップS608)、比較結果信号s302が"0" になった時点でリセット解除される。つまり、実施の形 態1ではn+1回目ではリセット付きバイナリカウンタ 204はリセットされず停止してしまっていたが(図4 のステップS408)、本実施の形態1の変形例1にお 20 いては、リセット付きパイナリカウンタ204がリセッ トされるため、該バイナリカウンタ204が停止される ことなく、次の動画コードインクリメント信号s102 が入力されるとカウントアップを再開し、再び動画制御 データnと動画コードs103とが一致したところでリ セットされるという動作を繰り返す。

【0060】ここで、具体的に動画制御データが5であ り、制御データが表示コード"0"、動画静止画選択ビ ット"1"を含むものであり、ROM110には図10 に示すように徐々に形を変えた表示データが格納されて 30 いるとし、また、表示コード"0"には画像701、表 示コード"1"には画図702、表示コード"2"には 画像703、表示コード"3"には画像704、表示コ ード "4" には画像705、表示コード "5" には画像 706が対応するならば、CRT101上に最初に表示 される図形は、制御データに含まれる表示コード"0" に対応する画像701であり、動画スピード設定回路1 02から動画コードインクリメント信号 s102が出力 される毎に、CRT101上に表示される画像が加算器 104において動画表示に使用する表示コードである動 40 画表示コードが生成され、画像がマイクロコンピュータ の制御なしに、画像702、画像703、…、画像70 6、画像701、画像702、…と繰り返し画像が表示 されることになる。

【0061】このように、本実施の形態1の変形例1に おける、動画コード生成回路103bは、マイクロコン ピュータから動画制御データが入力されると同時にリセ ットされることで動画コードs103の初期値を"0" とし、設定された動画制御データnの値まで動画コード s 103をカウントアップし、また、"0"に戻り再び 50 夕より動画制御データnが入力されると動画数レジスタ

カウントアップするという動作を繰り返す。この動画コ ード生成回路103bにより、表示画像制御部100 は、マイクロコンピュータが設定した動画制御データn の画像数、つまり動画に使用する画像の枚数を切替える ことで動画を表示し、さらにその動画表示を何回でも繰 り返すことができる。また、マイクロコンピュータが動 画数レジスタ201に"0"を書込み、リセット付きバ イナリカウンタ204をリセットすることで、動画表示 の繰り返しを停止することもできる。

【0062】(実施の形態1の変形例2)次に、図7を 用いて、n, …3, 2, 1, 0, n, …3, 2, 1, 0 …とサイクリックに減少を繰り返す動画コード s 103 が出力される動画コード生成回路103cについて説明 する。図7は、本実施の形態1の変形例2における、動 画コード生成回路103cの構成を示すプロック図であ

【0063】図7において、動画コード生成回路103 cは、マイクロコンピュータからの動画制御データを受 け、動画数データs201を出力する動画数レジスタ2 01と、動画コードs103cを受け、その動画コード s 1 0 3 c の数値が "0" ならば検出結果信号 s 4 0 1 を出力する比較器401と、その検出結果信号 s 401 と動画制御データに含まれるリセット信号の論理和 s 4 02をとるOR回路402と、論理和s402により動 画数データs201をブリセットし、動画コードインク リメント信号s102をカウントダウンし、カウント値 を動画コードs103として出力するプリセット付きバ イナリダウンカウンタ403と、を備えている。

【0064】以下、以上のように構成された動画コード 生成回路103cを有する表示画像制御部100におい て、図形を表示する動作を説明する。まず、マイクロコ ンピュータは、CRT101の初期画面に表示する図形 の制御データを表示RAM106に、上記表示位置デー タを表示位置制御回路108に、さらに上記動画スピー ドデータを動画スピード設定回路102に、上記動画制 御データを動画コード生成回路 1 0 3 c に書き込む。な お、ここでも実施の形態1で説明したのと同様、制御デ ータは、どの図形を表示するかを示す表示コードと、そ の表示する図形を動画表示するか否かを示す動画静止画 選択ピットとで構成されているものとし、動画制御デー タはn (n:整数)であり、また上記動画静止画選択ビ ットが"1"であれば動画を選択し、"0"であれば静 止画を選択するものとする。

【0065】このようにして、本実施の形態1の変形例 2における表示画像制御部100に上述した各データが 設定されると、動画スピード設定回路102においてカ ウントが開始される。

【0066】ここで、本実施の形態1の変形例2におけ る動画コード生成回路103cは、マイクロコンピュー 201に書き込み、また該動画制御データnが入力されると同時に、プリセット付きバイナリダウンカウンタ403に動画数データs201、ここでは"n"をプリセットするため、プリセット信号"1"をOR回路402に送り、OR回路402は検出結果信号s401の値にかかわらず"1"を論理和s402として出力し、プリセット付きバイナリダウンカウンタ403に動画数データs201"n"をプリセットする。これにより、プリセット付きパイナリダウンカウンタ403は、動画コードs103cの初期値として動画数データS201の値10"n"を出力し、CRT101上には、まず最初の図形

21

【0067】次に、動画スピード設定回路102において垂直同期信号Vのカウントが開始されてから、ある一定時間が経過し、上述したようにCRT101上に表示された最初の図形が次の図形に切り替わるまでの表示画像制御部100の動作について説明する。

として、上記制御データで設定された表示コード+nの

表示コードに対応する図形が表示される。

【0068】まず、動画スピード設定回路102におい て、設定された上記動画スピードデータの値だけの垂直 20 同期信号Vがカウントされると、動画スピード設定回路 102はカウント値を"0"にリセットすると共に、動 画コードインクリメント信号s102を出力する。そし て、該動画コードインクリメント信号 s 102を受けた 動画コード生成回路103cは、検出器401におい て、前回出力した動画コードs103c、ここでは初期 値 "n"が "0" でなければ "0" を出力し、 "0" で あればある一定期間"1"となり再び"0"となる検出 結果信号 s 401を出力する。つまり、検出器 401に おいて検出結果が"0"以外ならば、検出結果信号 s 4 30 01が"0"で、且つ動画制御データによるプリセット 信号も既にプリセットが終了しているため"0"である ので、OR回路402からの論理和s402は"0"と なり、プリセット付きパイナリダウンカウンタ403は プリセットされない。よって、動画コードs103cが "0"以外であれば、プリセット付きバイナリダウンカ ウンタ403は動画コードインクリメント信号 s 102 が入力される毎にカウントダウンされ、該カウント値を 動画コードs103cとして出力する。そして、加算器 104において上記表示コードs107と、上述のよう 40 にしてえられた動画コード s 103 c、ここでは"n-1"とにより、動画表示する際に使用する表示コードで ある動画表示コードs104を生成する。そして、セレ クタ105において、上記表示デコード回路107から 出力された動画静止画選択信号 s 1 1 7 に基づき、動画 表示コード s 1 0 7 か、上記動画表示コード s 1 0 4 か のどちらかを選択する。ここでは、動画静止画選択信号 s 1 1 7 が "1" であれば、動画表示であると判断さ れ、セレクタ出力コードs105として、上記動画表示 コードs 1 0 4 が R O M アドレス生成回路 1 0 9 に出力 50

され、該動画表示コードs104に対応する表示データが表示回路111に出力される。一方、動画静止画選択信号s117が"0"であれば、静止画表示と判断され、セレクタ出力コードs105として表示コードs107がROMアドレス生成回路109に出力され、該表示コードs107に対応する表示データが表示回路111に出力される。

【0069】さらに時間が経過して、動画スピード設定 回路102において、再び上記動画スピードデータの値 だけの垂直同期信号Vがカウントされ、動画コードイン クリメント信号s102が出力される毎に、動画表示コ ード生成回路103cにおいてカウントダウンされ、動 画コード s 1 0 3 c が n - 1, n - 2, …と出力される 動作を動画制御データn回繰り返した後、その次のn+ 1回目において、動画コードs103cが"0"となる と、検出結果信号 s 4 0 1 がある一定期間"1"とな る。そしてこの時、動画制御データからのブリセット信 号は"0"であるので、論理和s402はある一定期間 "1"となり、再びプリセット付きバイナリダウンカウ ンタ403は動画数データs201がプリセットされ、 検査結果信号 s 4 0 1 が "0" になった時点でプリセッ トが解除され、動画コードインクリメント信号 s 102 が入力されると、カウントダウンを再開し、動画コード s 1 0 3 c が "0"となったところで、動画数データ s 201 "n" がプリセットされるという動作を繰り返 す。

【0070】ここで、具体的に動画制御データが5であ り、制御データが表示コード"0"、動画静止画選択ビ ット"1"を含むものであり、ROM110には図10 に示すように徐々に形を変えた表示データが格納されて いるとし、また、表示コード"0"には画像701、表 示コード"1"には画図702、表示コード"2"には 画像703、表示コード"3"には画像704、表示コ ード "4" には画像705、表示コード "5" には画像 706が対応するならば、CRT101上に最初に表示 される図形は、制御データに含まれる表示コード"5" に対応する画像706であり、動画スピード設定回路1 02から動画コードインクリメント信号 s102が出力 される毎に、CRT101上に表示される画像が加算器 104において動画表示に使用する表示コードである動 画表示コードが生成され、画像がマイクロコンピュータ の制御なしに、画像705、画像704、…、画像70 1、画像706、画像705、…と逆回転で繰り返し画 像が表示されることになる。

【0071】このように、本実施の形態1の変形例2における、動画コード生成回路103cは、マイクロコンピュータから動画制御データが入力されると同時に、動画制御データの値にプリセットされることで動画コードs103cの初期値を"n"とし、該動画コードs103cが"0"になるまで動画コードs103cが

ダウンし、動画コードs103cが"0"になると再び 動画制御データの値にプリセットされ、カウントダウン するという動作を繰り返す。この動画コード生成回路1 03 cにより、表示画像制御部100は、マイクロコン ピュータが設定した動画制御データnの画像数、つまり 動画に使用する画像の枚数を切替えることで、逆の動き をする動画を表示して、その動画表示を何回でも繰り返 すことができる。また、マイクロコンピュータが動画数 レジスタ201に"0"を魯込み、プリセット付きパイ ナリダウンカウンタ403に"0"をプリセットするこ 10 とで、動画表示の繰り返しを停止することもできる。

【0072】なお、本実施の形態1及びその変形例1, 2において、制御データは上記表示コードと上記動画静 止画選択ピットとを含むものであるとしたが、例えば色 コードを含むものであってもよく、その場合、図2

(a) に示す制御データに色コードを示す色ピットが含 まれ、例えばその色ピットが"1"である場合は、予め 用意されている赤系統の色パレットAを使い、色コード が"2"である場合は、予め用意されている青系統の色 パレットBを使用するようにすれば、同じ図形表示でも 20 色を変化させることが可能となる。

【0073】また、本実施の形態1においては、0, 1,…と増加して動画制御データnでとまる動画コード s 1 0 3 a を出力する動画コード生成回路 1 0 3 a につ いて、また、実施の形態1の変形例1では、0, 1, 2, …n, 0, 1, 2, …n, 0…と繰り返す動画コー ドs103bを出力する動画コード生成回路103bに ついて、また、実施の形態1の変形例2では、n, … 3, 2, 1, 0と減少する動画コード s 1 0 3 c を出力 する動画コード生成回路103cについて説明したが、 上記動画コード生成回路103が、図3、図5、図7に 示される上記動画コード生成回路103a~103cを 組み合わせた回路から構成されるものであってもよい。 例えば、増加あるいは減少してある所定値で停止され る、また該所定値までの増加あるいは減少がサイクリッ クに繰り返される動画コードs103が出力される場合 の動画コード生成回路103の構成は、図8に示される ようなものが考えられ、このような場合、マイクロコン ピュータから、上記動画制御データを入力すると同時 に、動画コードs103を動画制御データの値で停止さ 40 せるのか、繰り返しさせるのかどうかを選択する繰り返 レ/停止切替え信号と、該動画コードをs103を増加 させるか、減少させるかどうかを示すアップ/ダウン切 替え信号とを入力する必要がある。

【0074】さらに、本実施の形態1及びその変形例 1,2では、表示する画像は図形であるものとしたが、 図形以外であっても、例えば絵や文字などの画像であっ ても、本発明は適用可能である。

[0075]

画像表示装置によれば、静止画表示、または複数の静止 画を切替えることによる動画表示を行う画像表示装置に おいて、表示画面上に表示される画像の表示コードと、 該表示コードが示す画像を動画とするか否かを示す動画 静止画選択信号と、を少なくとも含む制御データを記憶 する第1のメモリと、上記表示画面上に表示される全て の画像の表示データをあらかじめ記憶している第2のメ モリと、前記第1のメモリから上記制御データを読み出 して、上記表示コードと、上記動画静止画選択信号とを 出力するデコード回路と、カウントされた垂直同期信号 の値がある設定値になると出力されるインクリメント信 号を受け、設定された動画に使用される画像数に基づい て、該インクリメント信号をカウントし、増加、減少、 あるいはサイクリックに繰り返される該カウント値を、 動画コードとして出力する動画コード生成回路と、上記 表示コードから、上記動画コードの初期値を用いて静止 画表示する場合に使用する表示コードである初期表示コ ードと、上記動画コードを用いて動画表示する場合に使 用する表示コードである動画表示コードと、を生成する 加算器と、上記動画静止画選択信号に基づいて、上記動 画表示コードと上記初期表示コードとのうちのどちらか を選択するセレクタと、前記セレクタにおいて選択され た表示コードを受けて、該表示コードに対応する表示デ ータを格納している上記第2のメモリのアドレスを出力 するアドレス生成回路と、を備えるようにしたので、マ イクロコンピュータが最初の表示画像を設定するだけ で、以降の動画表示に関して何ら制御をしなくても、動 画表示を行うことができ、マイクロコンピュータの負担 を軽減し、装置全体のパフォーマンスを上げることがで きる。また、一つの画面上でも動画となる画像と静止画 の画像を区別して表示ができ、マイクロコンピュータが 動画スピードや動画枚数などの情報を初期に設定するだ けで、動画の動きのスピードを制御し、設定した動画の 画面数で動画を停止させたり、設定した動画の画面数で 動画を繰り返したり、動きが逆である動画を表示するこ とがで可能である。

【0076】また、本発明の請求項2に記載の画像表示 装置によれば、請求項1に記載の画像表示装置におい て、上記動画コード生成回路が、上記設定された動画に 使用される画像数を記憶するレジスタと、上記レジスタ に記憶された画像数と上記動画コードの値とを比較する 比較器と、上記比較器において、上記画像数と上記動画 コードの値とが一致しない場合は入力される上記インク リメント信号をカウントアップし、上記画像数と上記動 画コードの値とが一致する場合はカウントを停止し、そ の出力を上記動画コードとするパイナリカウンタと、を 備えるようにしたので、設定された値でカウントアップ を停止させる動作を画像表示装置側で管理して停止させ ることができ、予め設定された動画枚数で動きを停止す 【発明の効果】以上のように本発明の請求項1に記載の 50 る動画をマイクロコピュータに負担をかけることなく表

示する装置を提供することができる。

【0077】また、本発明の請求項3に記載の画像表示 装置によれば、請求項1に記載の画像表示装置におい て、上記動画コード生成回路が、上記設定された動画に 使用される画像数を記憶するレジスタと、上記レジスタ に記憶された画像数と上記動画コードの値とを比較する 比較器と、上記比較器において、上記画像数と上記動画 コードの値とが一致しない場合は入力される上記インク リメント信号をカウントアップし、上記画像数と上記動 画コードの値とが一致する場合はカウントをリセット し、その出力を上記動画コードとするバイナリカウンタ と、を備えるようにしたので、設定された値までカウン トアップし、該設定された値をリセットして再び"0" から上記設定された値までカウントアップする動作を画 像表示装置側で管理して繰り返すことができ、予め設定 された動画の枚数で動きを繰り返す動画をマイクロコピ ュータに負担をかけることなく表示する装置を提供する ことができる。

【0078】また、本発明の請求項4に記載の画像表示 装置によれば、請求項1に記載の画像表示装置におい て、上記動画コード生成回路が、上記設定された動画に 使用される画像数を記憶するレジスタと、上記動画コー ドが所定の数値であることを検出する検出器と、上記検 出器の出力が所定の数値の検出を示さない場合は入力さ れる上記インクリメント信号をカウントダウンし、上記 検出器の出力が所定の数値の検出を示す場合は上記レジ スタに記憶された画像数をプリセットし、その出力を上 記動画コードとするパイナリダウンカウンタと、を備え るようにしたので、設定された値から"0"までカウン トダウンし、該設定された値に再びプリセットして "0"までカウントダウンする動作を画像表示装置側で

管理して繰り返すことができ、予め設定された動画の枚 数で動きを逆に繰り返す動画をマイクロコピュータに負 担をかけることなく表示する装置を提供することができ

【0079】また、本発明の請求項5に記載の画像表示 方法は、静止画表示、または複数の静止画を切替えるこ とによる動画表示を行う画像表示方法において、表示す る画像の表示コードと、該表示する画像を動画とするか 否かを示す動画静止画選択ビットと、を少なくとも含む 制御データと、動画を切替えるタイミングを示す動画ス ピードデータと、動画に使用する画像数を示す動画制御 データと、を入力するデータ入力ステップと、垂直同期 信号のカウントを開始するカウント開始ステップと、動 画コードの初期値を作成し、該動画コードの初期値と上 記表示コードとにより作成された初期表示コードが示す 画像を表示装置に表示する初期画面表示ステップと、垂 直同期信号を上記動画スピードデータの値までカウント する毎にリセットして、インクリメント信号を出力する インクリメント信号出力ステップと、上記インクリメン 50

ト信号を受ける毎に、その時点の動画コードが所定値で あるか判定し、その判定結果に従って、動画コードを生 成する動画コード生成ステップと、上記動画コードを用 いて、上記初期表示コードから動画表示する場合に使用 する表示コードである動画表示コードを生成する動画表 示コード生成ステップと、上記動画静止画選択ビットに 基づいて、上記動画表示コードと上記初期表示コードと のうちのどちらかを選択する選択ステップと、上記選択 ステップにおいて選択された表示コードが示す画像を表 示装置に表示させる画像表示ステップ、とを有し、上記 10 インクリメント信号出力ステップと上記画像表示ステッ プとの間でループを形成し、上記動画コード生成ステッ プは、上記判定結果が不一致であれば上記その時点の動 画コードを+1あるいは-1し、上記判定結果が一致で あれば上記その時点の動画コードを初期値に戻すもので あるので、垂直同期信号をカウントすることにより一定 時間で表示コードを増加あるいは減少し、それを繰り返 すため、該表示コードに対応する画像も次々切り替わ り、マイクロコンピュータに負担をかけることなくあら かじめ設定された動画の枚数で動きを繰り返す動画を表 示することができる。

【0080】また、本発明の請求項6に記載の画像表示 方法によれば、静止画表示、または複数の静止画を切替 えることによる動画表示を行う画像表示方法において、 表示する画像の表示コードと、該表示する画像を動画と するか否かを示す動画静止画選択ピットと、を少なくと も含む制御データと、動画を切替えるタイミングを示す 動画スピードデータと、動画に使用する画像数を示す動 画制御データと、を入力するデータ入力ステップと、垂 直同期信号のカウントを開始するカウント開始ステップ と、動画コードの初期値を作成し、該動画コードの初期 値と上記表示コードとにより作成された初期表示コード が示す画像を表示装置に表示する初期画面表示ステップ と、垂直同期信号を上記動画スピードデータの値までカ ウントする毎にリセットして、インクリメント信号を出 カするインクリメント信号出力ステップと、上記インク リメント信号を受ける毎に、その時点の動画コードが所 定値であるか判定し、その判定結果に従って、動画コー ドを生成する動画コード生成ステップと、上記動画コー ドを用いて、上記初期表示コードから動画表示する場合 に使用する表示コードである動画表示コードを生成する 動画表示コード生成ステップと、上記動画静止画選択ビ ットに基づいて、上記動画表示コードと上記初期表示コ ードとのうちのどちらかを選択する選択ステップと、上 記選択ステップにおいて選択された表示コードが示す画 像を表示装置に表示させる画像表示ステップ、とを有 し、上記インクリメント信号出力ステップと上記画像表 示ステップとの間でループを形成し、上記動画コード生 成ステップは、上記判定結果が不一致であれば上記その 時点の動画コードを+1あるいは-1し、上記判定結果

が一致であれば、上記その時点の動画コードをその値で 停止させるものであるので、垂直同期信号をカウントす ることにより一定時間で表示コードを増加あるいは減少 し、設定された数値で増加あるいは減少を停止するた め、該表示コードに対応する画像もカウンタが停止する まで次々切り替り、マイクロコンピュータに負担をかけ ることなくあらかじめ設定された動画の枚数で動き停止 する動画を表示することができる。

27

#### 【図面の簡単な説明】

【図1】本発明の実施の形態1に係る、画像表示装置の 10 構成を示すブロック図である。

【図2】本発明の実施の形態1に係る、動画表示の一例 を具体的に示すための図である。

【図3】本発明の実施の形態1に係る、増加してある所 定値で停止する動画コードを出力する動画コード生成回 路103の構成を示すブロック図である。

【図4】本発明の実施の形態1の画像表示装置において、図形を表示する場合の表示画像制御部の一連の動作を示すフローチャート図である。

【図5】本発明の実施の形態1の変形例1に係る、ある 20 所定値までの増加を繰り返す動画コードを出力する動画 コード生成回路の内部構成を示すブロック図である。

【図6】本発明の実施の形態1の変形例1の画像表示装置において、図形を表示する場合の表示画像制御部の一連の動作を示すフローチャート図である。

【図7】本発明の実施の形態1の変形例2に係る、ある 所定値からの減少を繰り返す動画コードを出力する動画 コード生成回路の内部構成を示すブロック図である。

【図8】本発明の実施の形態1に係る、ある所定値までの増加または減少が、その値で停止、あるいは繰り返す動画コードが出力される動画コード生成回路の内部構成を示すブロック図である。

【図9】従来における、画像表示装置の構成を示すブロック図である。

【図10】ROMに予め格納されている画像の具体例を 示す図である。

#### 【符号の説明】

100,600 表示画像制御部

101 CRT

102 動画スピード設定回路

103, 103a, 103b, 103c 動画コード生

# 成回路

104 加算器

105 セレクタ

106 表示RAM

107 表示デコード回路

108 表示位置制御回路

109 ROMアドレス生成回路

110 ROM

111 表示回路

201 動画数レジスタ

202,302 比較器

203 AND回路

204 リセット付きパイナリカウンタ

301, 402 OR回路

401 検出器

403 プリセット付きパイナリダウンカウンタ

501 表示コード


502 動画静止画選択ピット

503 初期画面


504,505 画面

80 701, 702, 703, 704, 705, 706 画 像


# [図1]




【図2】





[図3]




【図5】









【図7】



[図8]



【図9】・



【図10】

